內容提要

引言

1. 車規芯片的四大行業標準(技術壁壘)

1.1 汽車行業鐵律--IATF-16949

【資料圖】

1.2 車規芯片可靠性驗證標準--AEC-Q100

1.3 車規芯片功能安全標準--ISO 26262

1.4 車規芯片信息安全標準--ISO 21434

2. 完整的車規芯片研發流程

2.1 需求定義(MRD和PRD)

2.2 前端設計(數字外設和模擬外設IP設計)

2.3 邏輯仿真和數字驗證

2.4 后端設計與仿真

2.5 流片與ECO設計修改

2.6 回片測試與EVB功能驗證

2.7 CP測試

2.8 Bonding與封裝

2.9 FT測試與老化測試(Burn-In)

2.10 AEC-Q100可靠性測試

2.11 小批量出貨(SOP)

2.12 量產

2.13 售后質量分析(FA)

2.14 DFT與DFM

3. 車規MCU芯片的軟件開發生態

3.1 汽車軟件開發流程--ASPIC與CMMI

3.2 汽車開放系統架構--AUTOSAR MCAL

3.3 軟件開發工具鏈(Toolchain)

3.4 各種中間件軟件(Middleware)

總結

引言

前面漫談車規MCU系列的首篇文章《漫談車規MCU國產替代》發表后，受到了廣大粉絲的廣泛關注和熱烈討論。很多留言希望我能夠介紹一下何為車規芯片，什么樣的芯片才能算是真正的車規芯片？

為此，我特意撰寫了本文，結合我在車規芯片行業的多年從業經驗和對車規MCU行業的深入洞察，較為全面的展開“何為車規”這個話題的介紹和分析。

車規芯片的四大行業標準(技術壁壘)

1.1 汽車行業鐵律--IATF-16949

IATF-16949是國際汽車任務組（International Automotive Task Force，簡稱IATF）制定的一項國際標準，用于質量管理體系在汽車行業的應用。該標準基于ISO 9001質量管理體系標準，并在此基礎上增加了汽車行業特定的要求和指導，旨在提高汽車供應鏈的質量管理水平和產品質量。

IATF的成員包括了國際標準化組織質量管理與質量保證技術委員會(ISO/TC176)，意大利汽車工業協會(ANFIA)，法國汽車制造商委員會(CCFA)和汽車裝備工業聯盟(FIEV)，德國汽車工業協會(VDA)，汽車制造商BMW)、Daimler Chrysler、Fiat、Ford、GM、Renault和Volkswagen等。

IATF-16949的目標是通過建立一套規范和要求，促進汽車制造商和供應商之間的合作和協作，確保供應鏈中的所有環節都符合質量管理的最佳實踐。該標準涵蓋了從設計和開發、生產、安裝和服務到產品退役的全生命周期，要求組織建立和實施一套完整的質量管理體系。

IATF-16949的要求包括質量目標的設定和追蹤、過程管理、產品和過程驗證、供應商管理、不良品管理、持續改進等。它還強調了風險管理、員工培訓和參與、測量和分析數據等方面的重要性。

通過實施IATF-16949，組織可以提高產品質量和可靠性，減少缺陷和客戶投訴，提高生產效率和交付能力。此外，符合IATF-16949的組織還可以獲得國際認可，增加在汽車行業中的競爭力和市場份額。

IATF-16949最為人所知的五大工具如下:

統計過程控制(SPC)

測量系統分析(MSA)

產品質量先期策劃(APQP)

潛在失效模式和效果分析(FMEA)

生產件批準程序(PPAP)

其中，PPAP報告是汽車產業鏈供應商逐級提供的，由晶圓廠和封測廠提供的PPAP被整合到車規芯片的PPAP中，然后提供給零部件設計生成商(Tier-1),最后由Tier-1整合ECU系統軟硬件設計和生產的流程數據提供給整車廠。

1.2 車規芯片可靠性驗證標準--AEC-Q100

AEC-Q100是由汽車電子委員會（Automotive Electronics Council，簡稱AEC, 最初是由克萊斯勒、福特和通用汽車于 1990 年代成立 的組織，目的是建立通用的零件鑒定和質量體系標準）制定的一項汽車電子元器件可靠性標準。該標準旨在確保在汽車電子系統中使用的元器件具有足夠的可靠性和耐久性，以滿足汽車行業的嚴格要求。

AEC 是建立可靠、高質量電子組件標準的標準化機構。符合這些規格的組件適用于惡劣的汽車環境，無需額外的組件級鑒定測試。包括：

AEC-Q100：集成電路(IC)器件，比如MCU、ADC、PMIC， CAN/LIN收發器等；

AEC-Q101：分離(Discrete)器件，比如三極管、二極管、MOSFET， SiC等；

AEC-Q102：分離光電(Discrete Optoelectronic )器件，比如LED等；

AEC-Q103：分離傳感器(Sensor)器件，比如MEMS壓力/加速度計、溫度傳感器等；

AEC-Q104：分離多芯片模塊(MCM)器件，除Q100/101/102/103和Q200不能覆蓋的多芯片模塊；

AEC-Q200：無源器件，比如電容、電阻、電感等；

AEC-Q100標準主要適用于集成電路（IC）和半導體器件，對其進行了一系列的可靠性測試和評估，其測試驗證項目最多最復雜，周期也是最長的(以IC芯片功能的規模和復雜度而定)。這些測試和評估包括溫度循環測試、濕熱循環測試、可靠性評估、可靠性預測等。通過這些測試，可以評估元器件在不同環境條件下的可靠性和性能。

AEC-Q100標準分為幾個等級，包括Grade 0到Grade 3，每個等級代表了不同的可靠性要求和測試條件。Grade 0是最高等級，適用于在高溫環境下工作的關鍵應用，而Grade 3適用于一般的汽車電子應用。

符合AEC-Q100標準的元器件可以獲得汽車制造商的認可，并被廣泛應用于汽車電子系統中，如發動機控制單元、車身控制模塊、安全氣囊系統等。這些元器件經過嚴格的可靠性測試和評估，能夠在惡劣的汽車環境下穩定運行，確保汽車的安全性和可靠性。

AEC-Q100包含測試結果將包含在一份量產器件審批流程報告(PPAP report)中給到客戶（Tier-1/Car OEM），其中還包括芯片的設計和流程失效模式與影響分析(Design FMEA & Process FMEA)，如下是一份完整的量產車規MCU芯片的PPAP報告目錄：

1.3 車規芯片功能安全標準--ISO 26262

功能安全ISO-26262是IEC61508 對電子電氣(E/E )系統在道路車輛方面的功能安全要求的具體應用。

ISO 26262是一項國際標準，用于汽車行業中的功能安全管理系統。該標準于2011年發布初版，2018年再版，新增了兩個章節--第12章：ISO26262對摩托車的適用性和第11章：ISO26262對半導體器件的應用指南，旨在確保在車輛電子和電氣系統中的功能安全性，以減少由于系統故障引起的事故和傷害。

ISO 26262標準適用于汽車電子和電氣系統的整個生命周期，包括設計、開發、生產、操作、維護和退役階段。它提供了一套方法和要求，幫助汽車制造商和供應商在設計和開發過程中識別和管理潛在的安全風險。

ISO 26262標準的關鍵概念包括安全性管理、安全性生命周期、安全性驗證和確認，以及安全性要求的定義和評估。它要求組織進行安全風險評估和安全性目標的設定，采取適當的安全設計措施，并進行系統安全驗證和確認。

ISO-26262提供了決定風險等級的具體風險評估方法HARA(SEC(嚴重度(S)、暴露率(E)、和可控性(C)三個指標 à ASIL- A/B/C/D or QM)等級；

ISO-26262通過分析系統需求，關注具體的功能安全目標(SG), 通過系統實現軟硬件評估/分解/驗證，使用有效的功能安全機制(SM)保證單點失效(SPFM)和潛在失效(LFM)的目標診斷覆蓋率(DC)，同時滿足隨機硬件故障概率(PMHF, 單位為FIT(Failure In Time)，1FIT = 1/10(-9)h, 即1000,000,000小時內失效僅1次)要求;

通過遵循ISO 26262標準，汽車制造商和供應商可以確保其電子和電氣系統滿足功能安全的要求，減少系統故障導致的潛在風險。這有助于提高汽車的安全性和可靠性，并滿足法規和客戶的要求。同時，符合ISO 26262的組織還能夠提高其在汽車行業中的競爭力和市場份額。

1.4 車規芯片信息安全標準--ISO 21434

隨著車聯網應用的日益普及，針對汽車的網絡攻擊風險越來越高：作為汽車的空中編程(OTA)、車隊管理系統、車輛和其他設備通訊(V2X / V2V)等功能的基礎架構，汽車也出現了新的攻擊面。基于開發的考量，需要在標準上有對應的措施。

ISO 21434是一項新的國際標準，專門針對汽車行業中的信息安全進行管理和保護。該標準于2021年發布，旨在幫助汽車制造商和供應商建立和維護安全的汽車電子和軟件系統。

ISO 21434標準的目標是確保汽車電子和軟件系統在設計、開發、生產、操作和維護的整個生命周期中具備適當的信息安全控制措施。它提供了一套方法和要求，以幫助組織識別和管理潛在的信息安全風險，保護車輛免受惡意攻擊和未經授權的訪問。

ISO 21434標準涵蓋了許多關鍵方面，包括安全風險評估、安全需求分析、安全設計、安全驗證和確認、安全生命周期管理等。它要求組織在設計和開發過程中采取適當的安全措施，如身份驗證、訪問控制、數據保護、通信安全等。

ISO/SAE 21434的核心是威脅分析以及風險評估。其基于威脅分析與風險評估(TARA)方法，定義了類似于 ISO 26262 中的 ASIL的網絡安全保證級別(CAL)。

通過遵循ISO 21434標準，汽車制造商和供應商可以提高其車輛和系統的信息安全性，減少被黑客攻擊和未經授權訪問的風險。這有助于保護車輛中的關鍵功能和數據，確保駕駛員和乘客的安全和隱私。

ISO 21434標準的實施還可以幫助汽車行業滿足法規和客戶對信息安全的要求，并提高組織在市場競爭中的信譽和競爭力。同時，它也促進了汽車行業對信息安全的重視和持續改進。

完整的車規芯片研發流程

為了保證車規芯片的高性能和高可靠性，必須掌握和使用符合IATF-16949并結合汽車功能安全和信息安全流程的完整的車規芯片研發流程。

為了幫助大家更好的理解相關概念，這里有必要介紹一下芯片設計的各環節和流程要求要點及意義。

2.1 需求定義(MRD和PRD)

芯片的需求定義主要包括市場需求文檔（Market Requirements Document，MRD）和產品需求文檔（Product Requirements Document，PRD）。

市場需求文檔（MRD）是在芯片設計之前制定的，它主要描述了市場對芯片產品的需求和期望。MRD通常由市場營銷團隊或產品管理團隊編寫，包括以下內容：

市場背景：描述芯片產品所處的市場環境和競爭情況，包括市場規模、增長趨勢、競爭對手等。

目標市場和用戶：明確芯片產品的目標市場和目標用戶，包括行業、應用領域、用戶需求等。

產品定位：定義芯片產品在市場中的定位和差異化特點，包括產品的主要功能、性能要求、價格范圍等。

功能需求：列出芯片產品的主要功能需求，包括支持的通信協議、數據處理能力、接口要求等。

性能需求：定義芯片產品的性能指標，包括速度、功耗、可靠性等。

市場需求優先級：根據市場需求的重要性和緊迫性，對各項需求進行優先級排序。

產品需求文檔（PRD）是在MRD的基礎上進一步細化和詳細描述芯片產品的具體功能和電氣參數規格(spec.)，它主要由產品經理或系統工程師編寫，包括以下內容：

產品概述：對芯片產品的整體概述和目標進行描述，包括產品的主要特點和優勢。

功能需求：詳細說明芯片產品的各項功能需求，包括功能模塊、接口要求、數據處理能力等。

性能需求：具體定義芯片產品的性能指標，包括速度、功耗、時延、抗干擾能力等。

通信接口需求：描述芯片產品與外部設備的接口和通信協議要求，包括物理接口、電氣特性、數據格式等。

可靠性需求：定義芯片產品的可靠性要求，包括壽命、穩定性、故障率等。

安全性需求：列出芯片產品的安全性要求，包括數據保護、身份認證、防篡改等。

限制和約束：說明芯片設計中的限制和約束條件，包括成本、尺寸、供電要求等。

MRD和PRD是芯片設計的基礎，它們明確了芯片產品的需求和目標，為后續的芯片設計和開發工作提供了指導和依據。同時，MRD和PRD也是與客戶和合作伙伴進行溝通和協調的重要文檔。

2.2 前端設計(數字外設和模擬外設IP設計)

芯片的前端設計包括數字外設和模擬外設IP設計，是芯片設計中的重要組成部分，它們提供了與外部設備進行通信和交互的接口和功能。下面是數字外設和模擬外設IP設計的一般流程：

外設需求分析：在開始設計之前，需要明確外設的功能需求和接口要求。這包括外設的數據傳輸速率、通信協議、數據格式等方面的要求。同時，還需要考慮外設與芯片的連接方式和電氣特性等。

IP架構設計：根據外設需求分析，設計IP的整體架構。這包括確定IP的功能模塊、接口和數據路徑等。在數字外設IP設計中，常見的功能模塊包括數據緩沖、時鐘管理、數據處理等。在模擬外設IP設計中，常見的功能模塊包括模擬信號輸入輸出接口、信號處理電路等。

IP設計和驗證：根據IP架構設計，進行IP的詳細設計和驗證。在數字外設IP設計中，使用硬件描述語言（如Verilog或VHDL）來描述IP的邏輯結構和功能。在模擬外設IP設計中，使用模擬電路設計工具進行電路設計和仿真驗證。

IP集成和驗證：將設計好的IP集成到芯片的整體設計中，并進行驗證。在數字外設IP設計中，需要進行邏輯仿真和時序仿真，驗證IP的功能和時序性能是否符合設計要求。在模擬外設IP設計中，需要進行電路仿真和電路驗證，驗證IP的模擬性能是否符合設計要求。

物理設計和布局：對IP進行物理設計和布局，將IP的電路結構和布局規則與芯片的其他部分進行整合。物理設計包括IP的布局、布線、時鐘樹設計等。通過物理設計和布局，可以優化IP的面積、功耗和性能等。

物理驗證：對IP進行最終的物理驗證，確保IP的物理設計滿足設計要求和約束。物理驗證包括電氣規則檢查（DRC）、布局規則檢查（LVS）等。

IP文檔和測試：最后，根據IP設計和驗證的結果，生成IP的設計文檔和測試文檔。設計文檔包括IP的規格說明、設計原理和接口定義等。測試文檔包括IP的測試計劃、測試用例和測試結果等。

數字外設和模擬外設IP設計在芯片設計中起著重要的作用，它們提供了與外部設備進行通信和交互的接口和功能。通過設計和驗證IP，可以確保芯片與外部設備的兼容性和可靠性，提高芯片的功能和性能。同時，IP設計的模塊化和可重用性也可以提高芯片設計的效率和可靠性。

2.3 邏輯仿真和數字驗證

芯片設計的邏輯仿真和數字驗證是芯片設計流程中非常重要的一環，它主要用于驗證芯片的功能和時序等方面的正確性。下面是邏輯仿真和數字驗證的一般流程：

設計規格和功能驗證：在開始邏輯仿真之前，首先需要明確芯片的設計規格和功能要求。根據這些要求，制定驗證計劃，并編寫測試用例。

邏輯仿真：邏輯仿真是通過軟件工具模擬芯片電路的行為，驗證電路的功能是否符合設計規格。在邏輯仿真中，會使用硬件描述語言（如Verilog或VHDL）來描述電路的邏輯結構和功能，并使用仿真工具進行仿真運行。通過仿真結果，可以檢查電路的功能是否正確。

時序仿真：時序仿真是在邏輯仿真的基礎上，考慮電路的時序約束，驗證電路的時序性能是否滿足設計要求。時序仿真可以檢查電路的時鐘頻率、時序路徑、時序敏感性等方面的性能。

電源和環境仿真：除了功能和時序仿真，還需要進行電源和環境仿真，驗證電路在不同電源和環境條件下的工作情況。這可以幫助檢查電路對電源噪聲、溫度變化等因素的魯棒性。

仿真結果分析和調試：在仿真過程中，需要對仿真結果進行分析和調試。如果發現電路的功能或時序不符合設計要求，需要進行錯誤定位和修復。

數字驗證：數字驗證是在邏輯仿真的基礎上，使用專門的驗證工具進行驗證。數字驗證可以通過隨機測試、形式驗證、覆蓋率分析等方法，對電路的功能進行全面驗證。

仿真驗證報告：最后，根據邏輯仿真和數字驗證的結果，生成仿真驗證報告。報告中包括了驗證計劃、測試用例、仿真結果和分析等內容，用于記錄和交流驗證過程和結果。

邏輯仿真和數字驗證在芯片設計中起著至關重要的作用，它可以幫助設計人員發現和解決電路設計中的問題，確保芯片的功能和性能滿足設計要求。通過邏輯仿真和數字驗證，可以提高芯片設計的可靠性和效率，減少后續芯片制造和測試的成本和風險。

2.4 后端設計與仿真

芯片的后端設計與仿真是指在芯片設計流程中，將前端設計完成的電路布局、布線和物理實現等工作。這個階段主要包括以下幾個步驟：

物理設計規劃：根據設計需求和約束，制定物理設計規劃，確定芯片的布局和布線風格，以及各個模塊的位置和大小等。

布局設計：將電路的邏輯元件按照物理規劃的要求進行布局，確定各個模塊的相對位置和大小。布局設計要考慮電路的性能、功耗、面積和可靠性等因素。

布線設計：根據布局設計結果，進行電路的布線，將各個邏輯元件之間的連線完成。布線設計要考慮信號延遲、功耗、電磁兼容性等因素。

物理驗證：對布局和布線進行物理驗證，確保電路的布局和布線滿足設計規范和約束。物理驗證包括電氣規則檢查（DRC）、布局規則檢查（LVS）等。

時序分析：對芯片進行時序分析，確保電路的時序滿足設計要求。時序分析包括時序約束的制定和時序模擬等。

功耗分析：對芯片進行功耗分析，評估芯片的功耗性能，并進行功耗優化。功耗分析包括靜態功耗和動態功耗的評估。

仿真驗證：對芯片進行各種仿真，驗證電路的功能和性能。仿真驗證包括功能仿真、時序仿真、功耗仿真等。

物理優化：根據仿真和驗證結果，對芯片進行物理優化，改進電路的性能、功耗和面積等。物理優化包括布局優化和布線優化等。

芯片的后端設計與仿真是芯片設計流程中非常重要的一環，它確保了芯片的物理實現滿足設計要求和約束。通過物理設計和仿真驗證，可以評估和改進芯片的性能、功耗和可靠性等，最終實現高質量的芯片產品。

2.5 流片與ECO設計修改

芯片設計的流片是指將芯片設計轉化為實際的物理布局和連線，生成布局圖和掩膜數據，以便進行芯片制造。流片的過程包括以下幾個主要步驟：

物理設計規劃：確定芯片的布局約束和分區，包括芯片的核心區域、輸入輸出引腳位置、電源和地線分布等。

布局設計：根據物理設計規劃，將芯片的各個功能模塊進行布局，包括放置模塊、調整模塊間的距離和相對位置，以滿足性能和功耗要求。

連線設計：在布局的基礎上，進行模塊間的連線設計，包括信號線和電源線的布線，以及時鐘網絡的布線，以滿足信號完整性和時序要求。

特殊設計：針對特殊模塊和特殊要求，進行特殊設計，如模擬電路的布局和連線、高速接口的布線等。

布局優化：對布局進行優化，包括減小面積、減小功耗、減小時延等，以提高芯片的性能和可靠性。

掩膜生成：根據布局和連線設計，生成掩膜數據，用于芯片制造。

ECO（Engineering Change Order）設計修改是在芯片設計流片后，發現需要進行修改或修正的情況下進行的設計調整。ECO設計修改的目的是解決芯片設計中的問題或改進設計的性能和功能。ECO設計修改的步驟包括以下幾個主要過程：

問題分析：分析芯片設計中的問題或需要改進的地方，確定需要進行的設計修改。

設計調整：根據問題分析的結果，進行相應的設計調整，包括修改布局、優化連線、調整電源和地線等。

驗證和仿真：對設計修改后的芯片進行驗證和仿真，以確保修改后的設計滿足要求，并解決之前的問題。

評估和驗證：對修改后的設計進行評估和驗證，包括性能評估、功耗評估、時序驗證等。

掩膜生成：根據修改后的設計，生成新的掩膜數據，用于芯片制造。

ECO設計修改是芯片設計的一個重要環節，它可以解決設計中的問題和改進設計的性能和功能，提高芯片的質量和可靠性。同時，ECO設計修改也需要考慮成本和時間的因素，以確保設計的修改是可行和有效的。

2.6 回片測試與EVB功能驗證

芯片的回片測試是指在芯片制造完成后，對芯片進行測試和驗證的過程?；仄瑴y試的目的是檢測芯片的功能、性能和可靠性，以確保芯片符合設計規格和要求?；仄瑴y試的步驟包括以下幾個主要過程：

芯片封裝：將芯片進行封裝，即將芯片芯片和引腳連接封裝在封裝材料中，以便進行測試和使用。

測試計劃制定：根據芯片的設計規格和要求，制定測試計劃，確定測試的目標、方法和流程。

芯片測試：使用測試設備和工具，對芯片進行各種測試，包括功能測試、性能測試、電氣特性測試等。

數據分析：對測試結果進行數據分析和處理，評估芯片的性能和可靠性，檢測是否存在缺陷或問題。

故障排除：如果在測試中發現問題或故障，進行故障排除，確定問題的原因，并進行修復或調整。

測試報告：根據測試結果，生成測試報告，記錄芯片的測試情況和結果，以便后續的評估和驗證。

EVB（Evaluation Board）功能驗證是在芯片設計完成后，使用評估板對芯片的功能進行驗證和評估的過程。EVB是一個包含芯片和相關電路的開發板，可以提供電源、時鐘和接口等功能，以便進行芯片的功能驗證和性能評估。EVB功能驗證的步驟包括以下幾個主要過程：

硬件連接：將芯片連接到評估板上，包括電源連接、引腳連接、信號線連接等。

軟件配置：根據芯片的設計規格和要求，配置評估板的軟件，包括時鐘配置、寄存器設置等。

功能驗證：使用評估板提供的接口和功能，對芯片的各個功能進行驗證，包括輸入輸出功能、通信功能、存儲功能等。

性能評估：通過評估板的測試和測量，對芯片的性能進行評估，包括功耗、速度、時延等。

數據分析：對功能驗證和性能評估的結果進行數據分析和處理，評估芯片的功能和性能是否滿足設計要求。

驗證報告：根據功能驗證和性能評估的結果，生成驗證報告，記錄芯片的驗證情況和結果，以便后續的評估和驗證。

EVB功能驗證是在芯片設計完成后，對芯片的功能和性能進行初步驗證和評估的重要環節，它可以幫助設計團隊了解芯片的工作情況和性能表現，為后續的調整和優化提供指導和依據。

2.7 CP測試

CP測試是指芯片的Chip Probe測試，也稱為芯片探針測試。它是在芯片制造過程中的一個關鍵步驟，用于驗證芯片的電氣特性和功能是否符合設計規格和要求。

CP測試通常在芯片封裝之前進行，它涉及以下主要步驟：

芯片準備：在CP測試之前，需要對芯片進行準備工作，包括去除芯片表面的污染物和氧化物，以確保良好的接觸性能。

探針制備：制備用于探測芯片引腳的探針。探針通常由細小的金屬針組成，可以與芯片引腳接觸并傳遞信號。

探針安裝：將探針安裝在探針卡上，探針卡是一個具有多個探針位置的載體，用于將探針與芯片引腳對齊。

探針測試：將芯片放置在測試臺上，將探針卡與芯片引腳對齊，并施加適當的壓力，使探針與芯片引腳接觸。然后，通過測試設備向芯片引腳發送測試信號，并讀取響應信號，以驗證芯片的電氣特性和功能。

數據分析：對探針測試的結果進行數據分析和處理，評估芯片的電氣特性和功能是否符合設計規格和要求。

CP測試是芯片制造過程中的一個重要環節，它可以幫助檢測和排除芯片制造過程中的缺陷和問題，確保芯片的質量和可靠性。同時，CP測試也可以提供有關芯片的電氣特性和功能的重要信息，為后續的封裝和測試工作提供指導和依據。

2.8 Bonding與封裝

Bonding是指將芯片與封裝基板之間進行電連接的過程。它是將芯片的引腳與封裝基板上的金屬線（或稱為焊線）相連接的關鍵步驟。芯片bonding通常使用微焊接技術，可以分為以下幾種常見的類型：

焊線鍵合（Wire Bonding）：這是最常見的芯片bonding技術。它使用金屬線（通常是金或鋁）將芯片的引腳與封裝基板上的焊盤連接起來。焊線鍵合可以分為球形焊線鍵合（Ball Bonding）和楔形焊線鍵合（Wedge Bonding）兩種。

無線鍵合（Wireless Bonding）：與焊線鍵合不同，無線鍵合使用無線連接器（Wireless Interconnects）將芯片的引腳與封裝基板上的焊盤連接起來。無線鍵合通常使用微彈簧或彈性接觸器來實現。

直接焊接（Flip Chip Bonding）：這種bonding技術將芯片的引腳直接與封裝基板上的焊盤相連接。芯片被翻轉放置，使其引腳與焊盤對齊，并使用焊料將其連接起來。直接焊接可以提供更短的信號路徑和更好的電氣性能。

涂覆鍵合（Underfill Bonding）：這是一種在焊線鍵合或直接焊接后使用的補充技術。涂覆鍵合使用特殊的填充材料（通常是環氧樹脂）填充芯片和封裝基板之間的空隙，以提供額外的機械支撐和保護。

Bonding是芯片封裝過程中非常重要的一步，它確保芯片能夠與封裝基板之間進行可靠的電連接。不同的bonding技術適用于不同的應用和封裝類型，選擇適合的bonding技術可以提高芯片的可靠性和性能。

芯片封裝是將芯片封裝在外殼中，以保護芯片、提供引腳連接和散熱等功能的過程。封裝可以將芯片連接到外部電路和系統中，使其能夠正常工作。

芯片封裝的主要目的包括以下幾個方面：

保護芯片：封裝可以提供物理保護，防止芯片受到機械損傷、濕氣、灰塵等外部環境的影響。

引腳連接：封裝提供了芯片引腳與外部電路的連接接口，使芯片能夠與其他器件和系統進行通信和交互。

散熱：封裝通常包含散熱結構，可以有效地散發芯片產生的熱量，保持芯片的溫度在安全范圍內。

尺寸調整：封裝可以根據芯片的尺寸和要求進行調整，使芯片適應不同的應用場景和設備。

標識和標簽：封裝可以在外部標注芯片的型號、序列號和其他重要信息，方便識別和管理。

常見的芯片封裝類型包括：

DIP封裝（Dual Inline Package）：雙列直插封裝，引腳通過兩行排列在封裝底部，適用于插入式安裝。

QFP封裝（Quad Flat Package）：四邊平封裝，引腳通過四個邊緣排列，適用于表面貼裝安裝。

BGA封裝（Ball Grid Array）：球柵陣列封裝，引腳通過底部的球形焊球排列，適用于高密度連接和散熱要求較高的芯片。

CSP封裝（Chip Scale Package）：芯片尺寸封裝，封裝尺寸與芯片尺寸相近，適用于小型化和高集成度的芯片。

LGA封裝（Land Grid Array）：焊盤陣列封裝，引腳通過底部的焊盤排列，適用于高密度連接和散熱要求較高的芯片。

不同的芯片封裝類型適用于不同的應用場景和需求，選擇適合的封裝類型對于芯片的性能、可靠性和生產成本都有重要影響。

2.9 FT測試與老化測試(Burn-In)

芯片的FT測試（Final Test）是在芯片制造完成后的最后階段進行的測試，通常由ATE設備完成，用于驗證芯片的電氣特性和功能是否符合設計規格和要求。FT測試通常包括以下幾個方面：

電氣特性測試：通過向芯片引腳發送測試信號，并讀取響應信號，來檢測芯片的電氣特性，如電壓、電流、頻率等。

功能測試：通過向芯片發送不同的輸入信號，檢測芯片的各個功能模塊是否正常工作，如邏輯門、存儲器、模擬電路等。

時序測試：測試芯片的時序特性，如時鐘頻率、信號傳輸延遲等，以確保芯片在正常工作頻率下能夠正確運行。

溫度測試：在不同溫度條件下測試芯片的性能和可靠性，以評估芯片在各種工作環境下的表現。

可靠性測試：測試芯片在長時間持續工作或特定工作條件下的可靠性，如溫度循環測試、濕熱循環測試等。

根據著名的硅基半導體器件使用生命周期的失效率的浴盆曲線，老化測試（Burn-In）是對芯片進行一定時間的高溫和高負載運行，以模擬芯片在實際使用中的工作環境，以提前篩選出潛在的故障和可靠性問題。老化測試可以幫助排除芯片制造過程中的缺陷和問題，提高芯片的可靠性和壽命。

老化測試通常包括以下幾個步驟：

加熱：將芯片放置在高溫環境中，通常溫度范圍為80℃至125℃，持續時間通常為幾十小時至幾百小時。

負載運行：在高溫環境下，給芯片施加高負載，使其在高溫和高壓力下工作，以加速潛在故障的發生。

測試：在老化過程中，定期對芯片進行測試，檢測是否出現故障或性能下降。

故障分析：如果出現故障或性能下降，進行故障分析，找出問題的原因，并進行修復或淘汰。

老化測試對于芯片的可靠性評估和質量控制起著重要作用，可以提前發現潛在的故障和可靠性問題，降低芯片在實際使用中的故障率。

對于車規芯片，特別是車規MCU芯片來說，要保證其10~15年的使用壽命，Burn-In老化測試是必須要做的。

2.10 AEC-Q100可靠性測試

AEC-Q100是由汽車電子委員會（Automotive Electronics Council）制定的一項可靠性測試標準，用于評估和驗證汽車電子芯片的可靠性和適應性。這項標準包括了多個測試項目和要求，以確保芯片在汽車環境中的長期可靠性和穩定性。

AEC-Q100可靠性測試通常包括以下幾個方面：

溫度循環測試（Temperature Cycling）：將芯片在高溫和低溫之間循環變化，以模擬汽車在不同氣候條件下的工作環境。測試過程中，芯片需要在不同溫度下進行正常工作，并檢測是否出現性能下降或故障。

濕熱循環測試（Humidity Testing）：將芯片暴露在高溫和高濕度的環境中，以模擬汽車在潮濕和高溫環境下的工作條件。測試過程中，芯片需要在高濕度環境下進行正常工作，并檢測是否出現性能下降或故障。

靜電放電測試（Electrostatic Discharge Testing）：通過向芯片施加靜電放電，模擬人體靜電放電對芯片的影響。測試過程中，芯片需要能夠承受一定程度的靜電放電，并不出現性能下降或故障。

電壓波動測試（Voltage Variation Testing）：在芯片正常工作的電壓范圍內，模擬電源電壓的波動和變化。測試過程中，芯片需要能夠正常工作，并不出現性能下降或故障。

機械沖擊和振動測試（Mechanical Shock and Vibration Testing）：通過施加機械沖擊和振動，模擬汽車在不同道路條件下的工作環境。測試過程中，芯片需要能夠承受一定程度的沖擊和振動，并不出現性能下降或故障。

可靠性評估和故障分析：對于經過上述測試的芯片，進行可靠性評估和故障分析，找出潛在的問題和故障原因，并進行修復或淘汰。

AEC-Q100可靠性測試對于汽車芯片的可靠性評估和質量控制起著重要作用，確保芯片在汽車環境中的長期可靠性和穩定性，提高汽車電子系統的性能和安全性。

2.11 小批量出貨(SOP)

小批量出貨（Small Volume Production）指的是以小規模的數量進行芯片生產和出貨。相對于大規模生產，小批量出貨通常適用于市場需求較小或新產品的初期階段。小批量出貨可以幫助廠商在產品開發和市場驗證階段進行測試和調整，同時降低庫存風險和成本。

在芯片的小批量出貨過程中，廠商會根據客戶的需求和訂單量，進行相應的生產和組裝。這包括芯片的制造、封裝、測試和質量控制等環節。小批量出貨的周期通常較短，可以更快地滿足客戶的需求。

需要注意的是，小批量出貨相對于大規模生產來說，成本較高。這是因為在小批量生產中，生產設備的利用率較低，而且沒有大規模生產的經濟規模效應。因此，小批量出貨的價格可能會較高，但可以提供更靈活和定制化的服務。

芯片的小批量出貨是指以較小規模的數量進行芯片生產和出貨，適用于市場需求較小或新產品的初期階段。這可以幫助廠商進行產品測試和調整，同時降低庫存風險和成本。

2.12 量產

芯片量產是指在經過開發、驗證和小批量生產后，將芯片進行大規模生產和出貨的過程。量產階段是將芯片從實驗室和小規模生產轉變為商業化產品的重要階段。

在芯片量產之前，通常需要進行以下幾個步驟：

設計驗證和測試：在小批量生產之前，需要對芯片的設計進行驗證和測試，確保其功能和性能符合要求。這包括電氣測試、功能測試、時序測試等。

工藝開發和優化：在量產之前，需要對芯片的制造工藝進行開發和優化，以確保生產過程的穩定性和可靠性。這包括制造流程的優化、工藝參數的調整等。

設備采購和準備：量產需要大量的生產設備和工具，包括芯片制造設備、封裝設備、測試設備等。在量產之前，需要進行設備的采購和準備工作。

生產規劃和調度：在量產之前，需要進行生產規劃和調度，包括生產線的布局、生產工藝的流程設計、生產資源的分配等。這有助于確保生產過程的高效性和穩定性。

質量控制和測試：在量產過程中，需要進行質量控制和測試，以確保芯片的品質符合要求。這包括過程控制、出貨檢測、可靠性測試等。

一旦以上步驟完成，芯片就可以進入量產階段。在量產過程中，芯片將按照客戶的需求進行大規模生產和出貨。這包括芯片的制造、封裝、測試、質量控制等環節。量產的周期通常較長，可以滿足市場的大規模需求。

芯片量產是將芯片從小規模生產轉變為大規模生產和出貨的過程。在量產之前，需要進行設計驗證、工藝開發、設備準備、生產規劃和質量控制等工作。量產階段將按照客戶需求進行大規模生產和出貨。

2.13 售后質量分析(FA)

芯片的售后質量分析（Failure Analysis，簡稱FA）是一種通過對故障芯片進行分析和調查，以確定故障原因并提供解決方案的過程。FA通常在芯片出現故障后進行，旨在幫助廠商和客戶解決芯片質量問題，并改進產品設計和制造過程。

在進行FA之前，通常需要進行以下幾個步驟：

故障檢測和定位：首先需要對故障芯片進行檢測和定位，以確定故障的具體位置和范圍。這可以通過電氣測試、物理分析和故障模式分析等方法來實現。

故障分析和調查：一旦確定了故障的位置和范圍，就需要進行故障分析和調查，以確定故障的原因。這包括物理分析、化學分析、電路分析等方法，可以通過顯微鏡、掃描電子顯微鏡（SEM）、透射電子顯微鏡（TEM）、能譜分析儀（EDS）等儀器來支持分析。

數據分析和統計：在進行故障分析和調查時，還需要對相關數據進行分析和統計，以確定故障的頻率、分布和影響范圍。這有助于了解故障的根本原因和潛在問題。

解決方案提供：根據故障分析和調查的結果，可以提供相應的解決方案。這可能包括產品設計的改進、制造工藝的優化、測試方法的改進等。解決方案的目標是避免類似故障的再次發生，并提高產品的可靠性和質量。

芯片的售后質量分析是通過對故障芯片進行分析和調查，以確定故障原因并提供解決方案的過程。這包括故障檢測和定位、故障分析和調查、數據分析和統計、解決方案提供等步驟。FA的目標是解決芯片質量問題，并改進產品設計和制造過程。

對于車規MCU芯片，每次FA，整車廠和Tier-1客戶都要求提供完整詳細8D報告，一點都不能馬虎！

2.14 DFT與DFM

DFT（Design for Testability）和DFM（Design for Manufacturing）是芯片設計中兩個重要的概念，它們旨在提高芯片的測試性和制造性。

DFT（Design for Testability）是指在芯片設計階段考慮測試的可行性和效率。DFT的目標是設計出易于測試和故障定位的芯片，以提高測試的覆蓋率和效率，減少測試成本和時間。在DFT中，設計工程師會采用一些特殊的設計技術和結構，如掃描鏈（Scan Chain）、邊界掃描（Boundary Scan）、故障模式注入（Fault Model Injection）等，以方便測試人員對芯片進行測試和故障定位。

DFM（Design for Manufacturing）是指在芯片設計階段考慮制造的可行性和效率。DFM的目標是設計出易于制造和生產的芯片，以提高生產效率和降低制造成本。在DFM中，設計工程師會考慮到制造過程中的一些限制和要求，如工藝容差、布局規則、材料選擇等，以確保芯片的可制造性和可靠性。此外，DFM還包括對設計規則、設計布局和材料選擇等方面的優化，以減少制造過程中的缺陷和不良。

DFT和DFM是芯片設計中的兩個重要概念，尤其是對于車規MCU這樣的高復雜度和高集成度芯片設計。DFT旨在提高芯片的測試性能和效率，減少測試成本和時間；DFM旨在提高芯片的制造性能和效率，降低制造成本。通過考慮DFT和DFM，設計工程師可以設計出更易于測試和制造的芯片，提高產品的質量和競爭力。

車規MCU芯片的軟件開發生態

3.1 汽車軟件開發流程--ASPICE與CMMI

CMMI是“能力成熟度模型集成”（Capability Maturity Model Integration）的縮寫，是一種用于評估和改進組織的軟件和系統工程能力的模型。CMMI最初由美國國防部軟件工程研究所（SEI）開發，旨在幫助組織提高其軟件開發和工程管理的能力，并提供一種評估和改進的框架。

CMMI模型包括五個不同的成熟度級別，從初始級別（Level 1）到優化級別（Level 5）。每個級別代表了組織在軟件和系統工程能力方面的不同水平和成熟度。通過使用CMMI模型，組織可以評估其當前的能力水平，并采取適當的措施來改進和提高其工程過程和實踐。

CMMI模型涵蓋了各個方面的軟件和系統工程能力，包括需求管理、項目管理、配置管理、過程管理、度量和分析等。它提供了一套標準的最佳實踐，幫助組織建立可重復和可持續的工程過程，并提供了一種評估和改進的方法，以確保組織能夠按時、按質地交付高質量的軟件和系統。

ASPICE是“汽車軟件過程改進與能力確定”（Automotive SPICE）的縮寫，是一種用于評估和改進汽車軟件開發過程的國際標準。ASPICE旨在提供一種評估和改進汽車軟件開發過程的框架，以確保高質量和可靠性的汽車軟件。

ASPICE是由國際汽車工程師協會（INCOSE）和國際汽車制造商協會（AIAG）共同開發的，它基于CMMI（能力成熟度模型集成）和ISO 15504（過程能力評估）的概念，專門針對汽車行業的軟件開發進行了定制。

ASPICE模型包括六個不同的能力級別，從Level 0到Level 5。每個級別代表了軟件開發過程的不同成熟度和能力水平。通過使用ASPICE模型，汽車制造商和供應商可以評估其當前的軟件開發過程，并采取相應的措施來改進和提高其能力。

ASPICE模型涵蓋了軟件開發過程的各個方面，包括需求管理、軟件架構、軟件測試、配置管理、問題解決等。它提供了一套標準的最佳實踐，幫助組織建立可重復和可持續的軟件開發過程，并提供了一種評估和改進的方法，以確保汽車軟件的高質量和安全性。

3.2 汽車開放系統架構--AUTOSAR MCAL

AUTOSAR是“汽車開放系統架構”（Automotive Open System Architecture）的縮寫，是一種用于汽車電子系統開發的標準化架構。AUTOSAR旨在提供一種統一的方法和規范，使汽車制造商和供應商能夠更加高效地開發和集成電子控制單元（ECU）。

AUTOSAR的目標是實現汽車電子系統的模塊化、可重用性和互操作性。它定義了一套標準化的軟件組件、通信協議、接口和架構，以支持不同供應商的軟件和硬件的集成。通過采用AUTOSAR，汽車制造商可以更容易地組裝和配置各種ECU，同時減少開發時間和成本。

AUTOSAR架構包括三個主要層次：應用層(ASW)、運行時環境層(RTE)和基礎軟件層（BSW）。應用層定義了汽車功能和應用軟件的規范，運行時環境層提供了運行和管理應用軟件的基礎設施，基礎軟件層提供了與硬件和底層操作系統的接口。

通過采用AUTOSAR，汽車制造商可以實現軟件的模塊化和可重用性，提高開發效率和質量，并支持更快速的創新和功能擴展。此外，AUTOSAR還為汽車行業提供了一種開放的標準化平臺，促進了供應商之間的合作和互操作性。

AUTOSAR BSW中的微控制器抽象層(MCAL)通常由車規MCU芯片公司提供，以作為MCU的外設的底層驅動使用：

3.3 軟件開發工具鏈(Toolchain)

MCU（Microcontroller Unit）軟件開發工具鏈是用于開發嵌入式系統的一系列工具和軟件。它包括以下幾個主要組成部分：

集成開發環境（IDE）：IDE是開發嵌入式系統的核心工具，提供了代碼編輯、編譯、調試和部署等功能。常見的MCU軟件開發IDE包括Keil MDK、IAR Embedded Workbench、Eclipse等。

編譯器：編譯器將高級語言（如C、C++）編寫的代碼轉換為機器語言，以便在MCU上執行。常見的MCU編譯器有ARM GCC、Keil C Compiler、IAR C/C++ Compiler等。

調試器/仿真器：調試器/仿真器用于連接MCU并進行調試和仿真操作。它提供了斷點調試、變量監視、寄存器查看等功能，幫助開發人員定位和解決問題。常見的MCU調試器/仿真器有J-Link、ST-Link、Segger等。

代碼生成工具：代碼生成工具是一種可以自動生成部分代碼的工具，可以提高開發效率。例如，CubeMX是STMicroelectronics提供的一個代碼生成工具，可以自動生成初始化代碼和驅動程序。

靜態分析工具：靜態分析工具用于檢查代碼質量和發現潛在的問題，如代碼規范違規、內存泄漏、未初始化變量等。常見的MCU靜態分析工具有Lint、Coverity等。

特定MCU的軟件庫和驅動程序：MCU廠商通常提供特定MCU的軟件庫和驅動程序，用于簡化開發過程。這些庫和驅動程序提供了各種功能，如GPIO控制、定時器、串口通信等。

以上是MCU軟件開發工具鏈的一些主要組成部分，不同的開發項目和需求可能會有所不同。開發人員可以根據自己的需求選擇適合的工具和軟件，以提高開發效率和質量。

3.4 各種中間件軟件(Middleware)

針對汽車電子ECU和域控制器的應用軟件開發，除了上面提到的SDK/AUTSOAR MCAL底層驅動軟件，車規MCU廠家需要給整車廠和Tier-1客戶提供各種中間件軟件(Middleware)，包括但不限于：

D-Flash模擬EEPROM軟件

信息安全固件(HSM Firmware)和安全啟動(Secure Boot)

基于LIN/CAN(FD)/FlexRay車載通信總線的傳輸層協議(TP)/統一診斷服務(UDS)/參數標定協議(XCP) stack

基于車載總線的應用軟件升級(bootlodaer/FOTA)

基于車載以太網通信的時間敏感網絡(TSN)、DoIP診斷協議棧、面向服務架構(SOA)

多核通信和同步(IPC)軟件

電機控制庫和參數標定軟件

當然，這其中很多中間件軟件也可以通過與第三方合作伙伴(3rd Partner)建立軟件生態的方式提供。比如NXP的軟件生態合作伙伴如下：

總結

本文只是拋磚引玉地概述了車規芯片的行業標準和為了保證可靠性和質量所需的設計、研發、生產制造、封裝測試、應用軟件開發生態、售后失效分析各個環節的要求。后續我的《漫談車規MCU》系列公眾號文章將針對本文提到的每個車規芯片相關topic具體展開介紹更多細節，希望對大家和中國車規芯片的發展有所幫助。

Enwei Hu(胡恩偉)

2023年8月17日于山城·重慶

標簽：